In het ontwerp van ingebedde systemen is het besturen van LVDS-displays met hoge resolutie en een hoge vernieuwingsfrequentie een steeds vaker voorkomende maar uitdagende taak geworden.Vooral wanneer het gericht is op een scherm dat alleen een LVDS-interface met een resolutie van 1920x1080@60Hz ondersteunt, de vereiste pixelclock (Dotclock) van 148,5 MHz stelt aanzienlijke eisen aan de gegevensoverdrachtsnelheid van de interfacecontroller.Dit artikel onderzoekt de belangrijkste technische knelpunten die tijdens dergelijke aanpassingen van interfaces worden ondervonden en onderzoekt oplossingen op basis van de.MX6-serie van processoren, die tot doel hebben ingenieurs duidelijke begeleiding en praktische technische inzichten te verschaffen.
Technische knelpunt: snelheidsbeperkingen van LVDS met één kanaal
Voor een scherm met een resolutie van 1920x1080@60Hz is de pixelklok (Dotclock) 148,5 MHz.LVDS-interfaces (Low-Voltage Differential Signaling) zenden gegevens door middel van differentiële signalen om elektromagnetische interferentie te verminderen en de transmissiesnelheid te verbeteren. In een LVDS-configuratie met één kanaal zendt elk paar differentialijntjes meestal één databit.het effectieve aantal gegevensbits moet in aanmerking worden genomenEen gemeenschappelijk LVDS-gegevenstransmissiemodel brengt 8-bits pixelgegevens (RGB-kanalen) naar de gegevenslijnen.het omvat factoren zoals gegevenscodering en klokvermenigvuldiging.
De berekening van "148,5 MHz Dotclock * 7 Databit = 1039,5 MHz Serializer Clock" kan afwijken van standaardpraktijken of is gebaseerd op een specifiek coderingsschema. A more conventional understanding is that the serializer clock for single-channel LVDS transmission of a 1920x1080@60Hz video signal is typically a multiple of the pixel clock to cover all pixel data and synchronization signalsBijvoorbeeld, als 8-bit pixeldata-overdracht wordt gebruikt, moet de serialisatie-klok theoretisch 8 keer de pixeldata-klok zijn.de werkelijke LVDS-interface-ontwerpen en gegevenskaartsystemen kunnen verschillen;Het kernprobleem is dat als de maximale clockfrequentie van de serialisator van een LVDS-interface met één kanaal beperkt is (bijv. 595 MHz zoals vermeld),Het rechtstreeks gebruik van eenkanaaltransmissie voor signaal met hoge resolutie zal zijn capaciteit overschrijden..
Conclusie:De voorgestelde "1039,5 MHz Serializer Clock" overschrijdt waarschijnlijk de hardwarebeperkingen van veel LVDS-interfaces met één kanaal (bijv. 595 MHz),het onmogelijk maken om een 1920x1080@60Hz-scherm rechtstreeks te bedienen met een LVDS-interface met één kanaal.
Oplossing: Dual-Channel LVDS-modus in i.MX6-processors
Om de snelheidsbeperkingen van LVDS met één kanaal aan te pakken, is een gemeenschappelijke oplossing om gebruik te maken van de dual-channel LVDS-uitgangscapaciteit van processoren zoals de i.MX6-serie.Dual-channel LVDS-modus splitst de gegevensstroom in twee onafhankelijke LVDS-kanalen, waardoor de totale gegevenssnelheid met de helft wordt verminderd en de vereiste tijd voor de serialisatie van de clock voor elk kanaal wordt verminderd.
In deze modus worden de gegevens verdeeld in oneven (ODD) en even (EVEN) delen, die worden verzonden via twee LVDS-kanalen.Dual-channel modus vermindert het tot ongeveer 519.75 MHz per kanaal, dat doorgaans binnen de LVDS-interface-mogelijkheden van de i.MX6-processor valt (bijv. onder de limiet van 595 MHz).
Conclusie:Het gebruik van de dual-channel LVDS-modus (SPLIT-modus) van de i.MX6 is een effectieve oplossing om de clockvereisten van de serialisator te verminderen.Dat betekent dat het datastromen van beide kanalen correct moet samenvoegen.
Belangrijkste informatie: Identificatie van ODD/EVEN-gegevenskanalen
Bij het gebruik van de LVDS-modus met twee kanalen is een cruciale vraag om te bepalen welk LVDS-kanaal (typisch een fysieke interface op de PHY) ODD-gegevens en welk EVEN-gegevens verzendt.Dit heeft rechtstreeks invloed op de display driver configuratie en fysieke signaalverbindingen.
Informatie over de toewijzing van ODD/EVEN-gegevenskanalen is doorgaans te vinden in de volgende bronnen:
Opmerking:Raadpleeg altijd de nieuwste technische documenten voor het specifieke i.MX6-model (bijv. i.MX6Solo, i.MX6Dual, i.MX6Quad), aangezien de interfacekonfiguratie kan variëren.De communicatie met de displayfabrikanten voor de LVDS-interface-eisen is ook cruciaal voor een succesvolle aanpassing.
Samenvatting
Het aanpassen van een enkelkanaals LVDS-scherm met een resolutie van 1920x1080@60Hz wordt geconfronteerd met hardwarebeperkingen als gevolg van gegevenssnelheidsbeperkingen.MX6-serieprocessors bieden een haalbare oplossing door middel van een dubbelkanaals LVDS-uitgangDe meest betrouwbare bron voor de toewijzing van ODD/EVEN-gegevenskanalen is het i.MX6 Technical Reference Manual (TRM).aangevuld met gegevensbladEen zorgvuldige studie van deze materialen en de juiste softwareconfiguratie zijn essentieel voor het bereiken van een hoge resolutie LVDS-displayfunctionaliteit.
Contactpersoon: Mr. Kelvin Zhu
Tel.: +86 15919061504